Что такое findslide.org?

FindSlide.org - это сайт презентаций, докладов, шаблонов в формате PowerPoint.


Для правообладателей

Обратная связь

Email: Нажмите что бы посмотреть 

Яндекс.Метрика

Презентация на тему Проектирование систем автоматизации. Проектная компоновка УВК

Содержание

Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Спрапвочник. – М.: Радио и связь, 1990. – 512 с.Скотт Мюллер.Модернизация и ремонт ПК. -19-е издание.М.: Вильямс, 2011. – 1072 с.Гук М. Ю. Аппаратные средства IBMРС. Энциклопедия. З-е изд. —СПб.:
ПРОЕКТИРОВАНИЕ  СИСТЕМ АВТОМАТИЗАЦИИ  модуль 5. Проектная компоновка УВК Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Спрапвочник. – М.: Радио и связь, УВКУСОУСОПДДДИМИМИМВК1. СОСТАВ ТЕХНИЧЕСКОГО ОБЕСПЕЧЕНИЯ АСУ ТПД  – датчики (технологические измерители) ИМ 1. ТИПОВАЯ СТРУКТУРА МП УВК Схема дешифрации адресаА02. АДРЕСАЦИЯ В МП УВКДешифрация адресаПередача адреса по магистрали 3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ3.1. Режим записи 3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ3.2. Режим чтения 3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ3.3. Режим прерывания 4.1. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ДИСКРЕТНЫХ СИГНАЛОВ Узел гальванического разделения и нормализации сигналов 4.2. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА ДИСКРЕТНЫХ СИГНАЛОВ Узел формирования и гальванического разделения сигналов 4.3. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ 4.4. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ 4.5. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ЧАСТОТНЫХ СИГНАЛОВSSYNA15A2A1A0IN 1IN 2IN 3CУДАУДАП1ШФD7D0Σ 5.1. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В ПЭВМ5. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В УВК 5.2. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В МП УВК 6. СТРУКТУРА МОДУЛЯ ЦПУ6.1. Структура платы ЦПУ    с процессором Рentium 6.2. Структура платы ЦПУ    с процессором Рentium III 7. ВНЕШНИЕ ИНТЕРФЕЙСЫ 7.1. Основные параметры и характеристики внешних интерфейсов Внешние интерфейсы Самосинхронизирующиеся коды7.2. Синхронизация во внешних интерфейсах Синхронизирующая линия T – битовый интервал Δ – ошибка хода часов приемника на интервале 7.3. Асинхронные интерфейсы
Слайды презентации

Слайд 2 Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Спрапвочник. –

Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Спрапвочник. – М.: Радио и

М.: Радио и связь, 1990. – 512 с.


Скотт Мюллер.Модернизация

и ремонт ПК. -19-е издание.
М.: Вильямс, 2011. – 1072 с.

Гук М. Ю. Аппаратные средства IBMРС. Энциклопедия. З-е изд. —СПб.: Питер, 2006. —1072 с.

Гук М. Интерфейсы ПК. Справочник. — СПб: Питер Ком, 1999.


Слайд 3


























УВК
УСО
УСОП
Д
Д
Д
ИМ
ИМ
ИМ

ВК


1. СОСТАВ ТЕХНИЧЕСКОГО ОБЕСПЕЧЕНИЯ АСУ ТП
Д –

УВКУСОУСОПДДДИМИМИМВК1. СОСТАВ ТЕХНИЧЕСКОГО ОБЕСПЕЧЕНИЯ АСУ ТПД – датчики (технологические измерители) ИМ

датчики (технологические измерители)
ИМ – исполнительные механизмы
ВК –

вычислительный комплекс
УСО – устройства связи с объектом
УВК – управляющий вычислительный комплекс

Слайд 4 1. ТИПОВАЯ СТРУКТУРА МП УВК

1. ТИПОВАЯ СТРУКТУРА МП УВК

Слайд 5

Схема дешифрации адреса


А0
2. АДРЕСАЦИЯ В МП УВК
Дешифрация адреса

Передача

Схема дешифрации адресаА02. АДРЕСАЦИЯ В МП УВКДешифрация адресаПередача адреса по магистрали

адреса по магистрали


Слайд 6 3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ
3.1. Режим

3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ3.1. Режим записи

записи


Слайд 7 3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ
3.2. Режим

3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ3.2. Режим чтения

чтения


Слайд 8 3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ
3.3. Режим

3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ3.3. Режим прерывания

прерывания


Слайд 9 4.1. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ДИСКРЕТНЫХ СИГНАЛОВ

4.1. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ДИСКРЕТНЫХ СИГНАЛОВ    УДА

УДА – Узел дешифрации

адреса модуля
УДАП – Узел дешифрации адреса порта
УУ – Узел управления
ШФ – Шинный формирователь
БКл1…4 – Блок ключей
УГРН1…4 – Узел гальванического разделения и
нормализации сигналов

4. УСТРОЙСТВО И ФУНКЦИОНИРОВАНИЕ МОДУЛЕЙ УСО


Слайд 10 Узел гальванического разделения и нормализации сигналов

Узел гальванического разделения и нормализации сигналов

Слайд 11 4.2. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА ДИСКРЕТНЫХ СИГНАЛОВ

4.2. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА ДИСКРЕТНЫХ СИГНАЛОВ    УДА

УДА – Узел дешифрации

адреса модуля
УДАП – Узел дешифрации адреса порта
УУ – Узел управления
& – Элемент «И» - ключ
RG1 … RG4 – Цифровые регистры
УФГР– Узел формирования и гальванического
разделения сигналов

Слайд 12 Узел формирования и гальванического разделения сигналов

Узел формирования и гальванического разделения сигналов

Слайд 13 4.3. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ

4.3. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ    УДА

УДА – Узел дешифрации

адреса модуля
УДАП – Узел дешифрации адреса порта
УУ – Узел управления
АЦП – аналого-цифровой преобразователь
RG1…4 – Цифровые регистры
КлА1…4 – Аналоговый ключ
БКл1…4 – Блок ключей
ШФ– Шинный формирователь

Слайд 14 4.4. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ

4.4. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ    УДА

УДА – Узел дешифрации

адреса модуля
УДАП – Узел дешифрации адреса порта
УУ – Узел управления
ЦАП – цифро-аналоговый преобразователь
RGА1…4 – Аналоговые регистры

Слайд 15 4.5. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ЧАСТОТНЫХ СИГНАЛОВ


SSYN
A15
A2
A1
A0
IN 1
IN

4.5. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ЧАСТОТНЫХ СИГНАЛОВSSYNA15A2A1A0IN 1IN 2IN 3CУДАУДАП1ШФD7D0Σ

2
IN 3
C
УДА
УДАП

1


ШФ

D7
D0
Σ
УДА –

Узел дешифрации адреса модуля
УДАП – Узел дешифрации адреса порта
УУ – Узел управления
ШФ – Шинный формирователь
& – Элемент «И» - ключ
УГРН1…4 – Узел гальванического разделения и
нормализации сигналов

Слайд 16 5.1. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В ПЭВМ
5. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ

5.1. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В ПЭВМ5. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В УВК

ПАМЯТИ В УВК


Слайд 17 5.2. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В МП УВК

5.2. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В МП УВК

Слайд 18 6. СТРУКТУРА МОДУЛЯ ЦПУ
6.1. Структура платы ЦПУ

6. СТРУКТУРА МОДУЛЯ ЦПУ6.1. Структура платы ЦПУ   с процессором Рentium

с процессором Рentium


Слайд 19 6.2. Структура платы ЦПУ

6.2. Структура платы ЦПУ   с процессором Рentium III

с процессором Рentium III


Слайд 20 7. ВНЕШНИЕ ИНТЕРФЕЙСЫ
7.1. Основные параметры и характеристики

7. ВНЕШНИЕ ИНТЕРФЕЙСЫ 7.1. Основные параметры и характеристики внешних интерфейсов Внешние

внешних интерфейсов
Внешние интерфейсы обеспечивают подключение к УВК периферийного

оборудования и других компьютеров

КЛАССИФИКАЦИЯ
ВНЕШНИХ ИНТЕРФЕЙСОВ

по режиму обмена данными

параллельные

симплексный

полудуплексный

дуплексный

последовательные

по способу передачи данных


Слайд 21 Самосинхронизирующиеся коды
7.2. Синхронизация во внешних интерфейсах
Синхронизирующая линия

Самосинхронизирующиеся коды7.2. Синхронизация во внешних интерфейсах Синхронизирующая линия

Слайд 22 T – битовый интервал
Δ – ошибка хода

T – битовый интервал Δ – ошибка хода часов приемника на

часов приемника на интервале ½T
Условие безошибочной передачи данных:


11Δ ≤ ½T

Δ ≤ T/22

Синхронизация с помощью внутренних часов приемника


Слайд 24 7.3. Асинхронные интерфейсы

7.3. Асинхронные интерфейсы

  • Имя файла: proektirovanie-sistem-avtomatizatsii-proektnaya-komponovka-uvk.pptx
  • Количество просмотров: 100
  • Количество скачиваний: 0